시그널 인테그리티

전자기해석 전자공학 마지막 수정: 2026-07-18 04:55:41

1. 개요[편집]

시그널 인테그리티 Signal Integrity
약칭	SI
분야	고속 디지털 × 전송선 × EMC
핵심 문제	반사 · 크로스토크 · 지터 · 손실
주요 도구	아이 다이어그램, S-파라미터

0과 1만 보내는데 뭐가 문제냐고? 그 0과 1이 파동이라서 문제다.

시그널 인테그리티(Signal Integrity, SI)는 고속 디지털 신호가 송신단에서 수신단까지 전달되는 동안 파형이 얼마나 훼손되지 않고 원래의 논리값을 지켜내는지를 다루는 전자공학의 한 분야다. 저속 회로에서는 배선을 그냥 전선으로 봐도 됐지만, 신호의 상승 시간(rise time)이 빨라져 그에 대응하는 파장이 배선 길이와 비슷해지는 순간, 배선은 전송선으로 돌변하고 온갖 파동 현상이 신호를 갉아먹기 시작한다.

문제의 본질은 데이터 속도가 아니라 모서리의 가파름이다. 1 Gbps든 100 MHz든, 신호의 엣지가 빠르면 그 안에 수 GHz의 고주파 성분이 들어 있고, 그 성분이 반사·크로스토크·손실을 일으킨다. 그래서 SI 엔지니어는 클럭 주파수만 보고 안심하지 않는다. “느린 신호”라도 엣지가 날카로우면 얄짤없다.¹

2. 반사 — 임피던스가 안 맞을 때[편집]

SI의 첫 번째 적은 반사(reflection)다. 전송선 이론이 말하듯, 신호가 진행하는 배선의 특성임피던스 $Z_0$ 와 그 끝에 붙은 부하 임피던스 $Z_L$ 이 다르면 신호의 일부가 되돌아온다. 반사계수는 익숙한 그 식이다.

\Gamma = \frac{Z_L - Z_0}{Z_L + Z_0}

되돌아온 반사파는 원 신호와 겹쳐 계단처럼 울렁이는 오버슈트·언더슈트·링잉(ringing)을 만든다. 심하면 수신단이 0을 1로, 1을 0으로 잘못 읽는다. 처방은 임피던스 정합이다. 소스단이나 종단에 저항을 달아 $Z_L = Z_0$ 를 맞추는 종단(termination)이 SI 설계의 기본기이며, 실제 PCB에서는 배선 폭과 유전체 두께로 $Z_0$ 를 보통 50 Ω(단일단) 또는 100 Ω(차동)에 맞추는 임피던스 제어가 필수다. 배선이 갈라지거나 비아(via)를 지나거나 커넥터를 만나는 모든 지점이 임피던스 불연속이고, 하나하나가 잠재적 반사원이다.

3. 크로스토크와 손실[편집]

반사가 신호 자기 자신과의 싸움이라면, 크로스토크(crosstalk)는 이웃과의 싸움이다. 나란히 달리는 배선 사이에는 상호 커패시턴스와 상호 인덕턴스가 존재해서, 한 선(aggressor)의 신호 변화가 옆 선(victim)에 원치 않는 전압을 유도한다. 수신단 방향으로 새는 성분을 근단 크로스토크(NEXT), 반대쪽으로 새는 성분을 원단 크로스토크(FEXT)라 부른다. 간격을 벌리고, 접지면을 튼튼히 깔고, 차동 배선을 쓰는 것이 완화책이다. 이 현상은 EMC-EMI 해석에서 다루는 전자기 결합 문제와 뿌리가 같다.

또 하나의 적은 손실과 분산이다. 고주파 성분일수록 도체의 표피효과로 저항이 커지고(도체 손실), 유전체가 에너지를 먹는다(유전 손실). 주파수마다 감쇠와 속도가 달라지는 분산(dispersion)까지 겹치면, 날카롭던 엣지가 뭉개지며 심볼 간 간섭(ISI)이 생긴다. 이웃한 비트의 잔상이 현재 비트에 겹쳐 판정을 흐리는 것이다. 긴 백플레인이나 서버 채널에서는 이 손실을 보상하려고 송·수신단에 이퀄라이저(pre-emphasis, CTLE, DFE)를 넣는다.

4. 아이 다이어그램[편집]

이 모든 훼손을 한 장으로 요약해 보여주는 것이 아이 다이어그램(eye diagram)이다. 수신 파형을 1비트(1 UI, unit interval) 폭으로 잘라 수천 번 겹쳐 그리면, 가운데에 눈(eye) 모양의 빈 공간이 생긴다. 이 “눈”이 크게 열려 있을수록 신호가 건강하다는 뜻이다.

눈 높이(eye height) — 수직 여유. 잡음·손실에 대한 전압 마진.
눈 너비(eye width) — 수평 여유. 타이밍 마진.

눈을 좁히는 대표 원인이 지터(jitter), 즉 엣지가 이상적 시점에서 앞뒤로 흔들리는 현상이다. 지터는 랜덤 지터(RJ)와 결정론적 지터(DJ, 크로스토크·ISI·전원 잡음이 원인)로 나뉘며, 규격은 특정 비트오류율(BER, 흔히 $10^{-12}$ )에서 눈이 정해진 마스크보다 커야 한다고 못박는다.²

5. 주파수 영역 — S-파라미터[편집]

SI 해석은 시간 영역(파형·아이)과 주파수 영역(전달 특성)을 오간다. 주파수 영역에서 채널을 기술하는 표준 언어가 S-파라미터다. 반사 특성 $S_{11}$ 은 임피던스 정합 정도를, 삽입손실 $S_{21}$ 은 신호가 얼마나 감쇠하며 지나가는지를, 크로스토크는 aggressor-victim 포트 간 $S$ -파라미터로 정량화한다.

고속 채널의 SI 검증 흐름은 대략 이렇다. 먼저 배선·비아·커넥터를 FDTD나 유한요소 전자기 같은 3D 풀파 EM 솔버로 해석해 S-파라미터 모델을 뽑는다. 이 모델을 IBIS/SPICE 드라이버·리시버 모델과 연결해 시간 영역 채널 시뮬레이션을 돌리고, 그 결과로 아이 다이어그램과 지터를 뽑아 규격 마스크와 대조한다. HFSS·CST·ADS·HyperLynx 같은 도구가 이 파이프라인을 담당한다.³

6. 언제 SI를 걱정해야 하나[편집]

경험칙으로, 신호 상승 시간에 대응하는 전기적 길이보다 배선이 길어지면 SI가 문제가 된다. DDR 메모리, PCIe·USB·이더넷 SerDes, HDMI 같은 인터페이스는 전부 이 영역에 들어와 있고, 데이터 레이트가 세대마다 두 배씩 오르는 동안 SI는 “있으면 좋은 것”에서 “안 하면 제품이 안 나오는 것”으로 승격했다. 여기에 전원 무결성(PI, power integrity)까지 얹으면, 요즘 고속 PCB 설계는 사실상 디지털 회로도가 아니라 전자기 문제로 접근해야 한다.⁴

7. 관련 문서[편집]

SI 세계의 오래된 격언이 “It’s the edge, not the clock”이다. 10 MHz 클럭이라도 엣지가 100 ps짜리면 신호 대역은 수 GHz까지 뻗는다. 상승 시간 $t_r$ 에 대응하는 유효 대역폭은 대략 $0.35/t_r$ 로 어림잡는다. ↩
BER $10^{-12}$ 에서 눈을 직접 재려면 1조 비트를 관측해야 해서 현실적으로 무리다. 그래서 소수의 관측치로 지터 분포를 랜덤·결정론 성분으로 분해한 뒤 목표 BER까지 외삽하는 “BER bathtub” 기법을 쓴다. 통계로 관측 시간을 사는 셈. ↩
이 흐름에서 가장 자주 배신하는 건 비아와 커넥터다. 배선은 잘 제어해 놓고 비아 스텁(stub) 하나 때문에 특정 주파수에서 삽입손실이 푹 꺼지는 일이 흔하다. 그래서 고속 설계는 안 쓰는 비아 스텁을 뒷드릴(back-drill)로 깎아낸다. ↩
전원 무결성(PI)은 스위칭 전류가 전원 분배망(PDN)의 임피던스에 부딪혀 만드는 전압 요동(ground bounce, 동시 스위칭 잡음)을 다룬다. SI와 PI는 결국 같은 맥스웰 방정식 문제의 두 얼굴이라, 요즘은 묶어서 SI/PI라 부른다. ↩